読者です 読者をやめる 読者になる 読者になる

VHDL覚書

その他

昨日に引き続いて、VHDLで作るデジタル回路です。
今日は8進アップカウンタを作ってみました。


ソースはこんなかんじ。
(記述は全て抽象度の高いビヘイビア記述です。)
f:id:boo210shin:20080903090357j:image
凄いです。
なんか、電子回路組んでる感じが全くしません。
むしろ、プログラム組んでる感覚です。


順序回路の処理の記述は、process ~ end process間内で行います。
processの次にあるカッコの中には、この順次処理に対する入出力の信号を記述します。


ここではRESETとCLKです。
あとの、ifとかelseとかほとんどC言語っぽい。
elseif(CLK'event and CLK ='1') then
でクロック信号立ち上がりで直下の処理


TQ <= TQ + '1';
では、4ビットのTQをインクリメントしています。


f:id:boo210shin:20080903090415j:image
警告がでても書き込めちゃうのはザイリンクスマジックです
ろくにシミュレーションしないで、ついついインプリメント)っちゃうんだ